

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-258266

(43)Date of publication of application : 03.10.1997

(51)Int.Cl.

G02F 1/136

G02F 1/1337

G02F 1/1343

H01L 29/786

(21)Application number : 08-066399

(71)Applicant : NEC CORP

(22)Date of filing : 22.03.1996


(72)Inventor : SHIBAHARA SHIGEO

## (54) LIQUID CRYSTAL DISPLAY DEVICE

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a liquid crystal display device in which the discontinuous part of the orientation caused by the orientation dividing process of the area for every pixel is stabilized and the area of the light shielding region is minimized.

**SOLUTION:** This device has a first substrate having pixel electrodes 4 and thin film transistors(TFT) 1 provided at every electrode 4, a second substrate, which is oppositely placed against the first substrate and has opposing electrodes common to each pixel, and a liquid crystal layer which is held between the first and the second substrates. Each pixel electrode 4 is divided into more than two regions in which orientation directions are made different by an orientation dividing line 5. A notch section 25 is provided for every electrode 4 matching to the line 5. Moreover, a light shielding layer 21, which is conductive, is provided matching to the line 5. The layer 21 is either connected to the gate electrode of the transistor 1 or is made as a storage line.



## LEGAL STATUS

[Date of request for examination] 22.03.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2734444

[Date of registration] 09.01.1998

[Number of appeal against examiner's decision of]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-258266

(43) 公開日 平成9年(1997)10月3日

(51) Int.Cl. <sup>8</sup>	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F 1/136	5 0 0		G 0 2 F 1/136	5 0 0
1/1337	5 0 5		1/1337	5 0 5
-1/1343			1/1343	
H 0 1 L 29/786			H 0 1 L 29/78	6 1 9 B

審査請求 有 請求項の数5 OL (全 8 頁)

(21) 出願番号 特願平8-66399

(22) 出願日 平成8年(1996)3月22日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 芝原 栄男

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 若林 忠

(54) 【発明の名称】 液晶表示装置

## (57) 【要約】

【課題】 各画素ごとの領域を配向分割をした場合に生じる配向の不連続部分を安定化させ、遮光領域の面積を最小化できる液晶表示装置を提供する。

【解決手段】 画素電極4と画素電極4ごとに設けられた薄膜トランジスタ (TFT) 1とを有する第1の基板と、第1の基板に対向配置され各画素に共通な対向電極8を有する第2の基板と、第1の基板及び第2の基板の間に挟持された液晶層とを有し、配向分割ライン5によって各画素電極4がそれぞれ配向方向が異なる2以上の領域に区分された液晶表示装置において、配向分割ライン5に整合して各画素電極4ごとに切れ込み部25を設けるとともに、配向分割ライン5に整合して設けられ導電性を有する遮光層21とを設け、遮光層21を薄膜トランジスタ1のゲート電極に接続するか、ストレージ線とする。



BEST AVAILABLE COPY

(2)

1

## 【特許請求の範囲】

【請求項1】 透明基板と前記透明基板上に設けられ各画素にそれぞれ対応する複数の画素電極と前記画素電極ごとに設けられ対応する画素電極に接続した薄膜トランジスタとを有する第1の基板と、前記第1の基板に対向して配置され前記各画素に共通な対向電極を有する第2の基板と、前記第1の基板及び前記第2の基板の間に挟持された液晶層とを有し、前記各画素電極がそれぞれ配向方向が異なる2以上の領域に区分された液晶表示装置において、

前記各画素電極ごとに設けられ前記領域間の境界に整合した切れ込み部と、

前記境界に整合して設けられ導電性を有する遮光層とを有することを特徴とする液晶表示装置。

【請求項2】 前記遮光層が前記画素電極に対して前記透明基板側に配置される請求項1に記載の液晶表示装置。

【請求項3】 前記遮光層にバイアス電圧が印加される請求項2に記載の液晶表示装置。

【請求項4】 前記遮光層が画素電極ごとに個別に設けられて対応する薄膜トランジスタのゲート電極に電気的に接続している請求項2に記載の液晶表示装置。

【請求項5】 前記各画素電極及び前記対向電極の前記液晶層に接する表面に配向膜が形成され、前記配向膜にラビング処理がなされている請求項1乃至4に記載の液晶表示装置。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、アクティブマトリクス型の液晶表示装置に関し、特に、各画素をそれぞれ微小な領域に分けて各領域ごとに液晶の配向状態を異ならせた液晶表示装置に関する。

【0002】

【従来の技術】液晶表示装置は、電極が設けられた2枚のガラス板の間に5 $\mu$ m厚程度の液晶を挟み込み、電極間に印加される電圧によって液晶分子の動きを制御することによって画像表示を行うものであり、CRTに比べて非常に薄い表示装置を構成することが可能である。

【0003】平面上のXY両方向に多数の画素が配置した液晶表示装置において各画素をXYマトリクス駆動（時分割駆動）する場合、例えば、パーソナルコンピュータやワードプロセッサ用の表示装置のように走査線の本数が多くなると、ある瞬間について考えると表示させたい画素（選択画素）に比べて表示させない画素（非選択画素）の数が多くなり、駆動信号のデューティ比が小さくなる。このため、選択画素に加わる実効電圧と非選択画素にかかる実効電圧の差が小さくなって、表示画像のコントラストが低下する問題が生じる。このコントラスト低下の問題を防ぎ、走査線数をさらに増加させた高速走査可能な（大容量）ディスプレイを実現する方法と

2

して、薄膜トランジスタ（TFT;Thin Film Transistor）を用いたアクティブマトリクス駆動法が実用化されている。

【0004】図4(A),(B)を用いて、従来のアクティブマトリクス型液晶表示パネルの駆動方法について説明する。図4(A)は、アクティブマトリクス型液晶表示装置（液晶表示パネル）の等価回路を示すものである。ドレイン配線 $X_1, X_2, \dots, X_n$ とゲート配線 $Y_1, Y_2, \dots, Y_n$ が直交格子状に設けられており、各格子点（ドレイン配線とゲート配線との交差点）がそれぞれ画素に対応している。1画素分の表示領域をセルCとすると、各セルCは、透明な画素電極と、透明な対向電極8と、これら画素電極と対向電極8で挟まれた液晶層とを有する。画素電極は画素ごとに独立しているが、対向電極8は各画素に共通のものである。各セルCに対応してそれぞれ薄膜トランジスタ（TFT）1が設けられており、薄膜トランジスタ1のドレイン電極1Dは対応するドレイン配線に接続し、ゲート電極1Gは対応するゲート配線に接続し、ソース電極1SはセルCの画素電極に接続している。画像信号はドレイン配線 $X_1, X_2, \dots, X_n$ に加えられる。また、ゲート配線 $Y_1, Y_2, \dots, Y_n$ は行を選択するための走査ラインであって、このゲート配線 $Y_1, Y_2, \dots, Y_n$ には、図4(B)に示す駆動パルス $Z_1, Z_2, \dots, Z_n$ が順次印加される。

【0005】ゲート配線 $Y_1$ を例に説明すると、駆動パルス $Z_1$ が例えば+20Vである期間、ゲート配線 $Y_1$ に接続された各薄膜トランジスタ1が導通状態となり、各ドレイン配線 $X_1, X_2, \dots, X_n$ に印加されている画像信号の電位が対応するドレイン電極1Dを通じてそれぞれのソース電極1Sに接続したセルCの画素電極に印加される。その結果、各セルCにおいて、画像信号による電圧が、液晶層を間に挟んで画素電極と対向電極8とで構成される画素電極容量に書き込まれる。駆動パルス $Z_1$ が+20Vである期間の長さは、1画面（フレーム）の書き換え時間が1/60秒であるとする、この書き換え時間を走査ライン数nで割った時間1/(60n)秒になる。

【0006】続いて、駆動パルス $Z_1$ が+20Vから-5Vに変化する。駆動パルス $Z_1$ が-5Vである期間、ゲート配線 $Y_1$ に接続された薄膜トランジスタ1はオフ状態になり、各セルCにおいて画素電極容量に書き込まれた画像信号の電位は、次のフレームで再び駆動パルス $Z_1$ が+20Vになるまで保持される。

【0007】アクティブマトリクス型液晶表示装置では、このようにして画像の表示が行われる。各画素において画像信号に対する電圧保持特性を高めるため、画素電極容量に加えて保持容量を構成する場合がある。保持容量は、画素電極層の下層に絶縁膜を挟んでストレージ線を形成して構成するのが一般的である。なお、画素電極や薄膜トランジスタが形成される方の透明な基板のこ

(3)

とを一般にTFT基板と呼ぶ。また、カラー表示を実現するためには液晶表示装置にカラーフィルタを設ける必要があるが、このカラーフィルタは通常は対向電極が設けられた透明な基板に設けられ、この基板のことを一般にカラーフィルタ基板と呼ぶ。

【0008】現在用いられているアクティブマトリクス型液晶表示装置では、画素電極と対向電極との間で液晶分子の配向方法が捻れているようにするツイステッドネマチック(TN)構造が広く用いられている。この場合には、液晶層を挟む両方の基板(画素電極4が設けられた基板と対向電極8が設けられた基板)の表面をそれぞれ異なる方向にラビングすることによって、液晶分子の配向方向を捻っている。ところがこのツイステッドネマチック構造には、視角依存性が大きい、すなわち、表示装置に対する角度に応じて表示装置上の画像の視認性が大きく変化するという問題点がある。図5は、それぞれの基板でのラビング方向を1画素分の領域について示したものであり、画素電極4が設けられた基板でのラビング方向9(-45°)から対向電極8が設けられた基板でのラビング方向10(+45°)へと、下から上へ捻れるツイステッドネマチック構造では、液晶表示装置を正面から見た場合に下視野角方向と上視野角方向の視角依存性が大きい。図中、符号11はネマチック層の捻れ方向を示す。また、ドレイン線2とゲート線3に接続する薄膜トランジスタ1が設けられ、画素電極4がこの薄膜トランジスタ1に接続していることが示されている。

【0009】このような視角依存性の影響を小さくするため、例えば、特開昭63-106624号公報や、特開昭64-88520号公報には、ラビング方向を変えることによって画素電極4を液晶分子の配向方向が異なる2つの領域に分け、視角依存性を平均化する技術が開示されている。図6(A)はこのような配向方向の分割が行われた液晶表示装置における1画素分の領域を説明する平面図であり、図6(B)はその断面図である。各画素電極4は、ラビング方向が相互に180°違うツイステッドネマチック層A(12)とツイステッドネマチック層B(13)の2つの領域に分けられており、これら2つの領域ごとの視角依存性を平均化することによって、全体としての視角依存性を小さくしている。ここで、ツイステッドネマチック層A(12)のラビング方向を符号14、ツイステッドネマチック層B(13)のラビング方向を符号15、対向電極を有する基板でのラビング方向を符号16で表わし、また、2つの領域の分割ラインを配向分割ライン5とする。

【0010】このような液晶表示装置の製造工程が図7に示されている。図7は特開平5-196942号公報に開示された製造工程を順に示すものである。まず、画素電極4が設けられた透明な基板22上に配向膜17を塗布し(図7(A))、配向膜17に対して一定方向へのラビング処理を施す(図7(B))。次に、レジスト18

を塗布し(図7(C))、露光、現像によって配向膜17表面の一部の領域(この例では、ツイステッドネマチック層B(13)の領域)をレジスト18で覆う(図7(D))。その後、先のラビング処理方向とは180°異なる方向にラビング処理を施し(図7(E))、最後にレジスト18を剥離する(図7(F))。このようにして配向分割された画素電極を形成することができる。

【0011】ところで、図6(A),(B)に示すツイステッドネマチック構造の液晶表示装置では、画素電極4に電圧が印加された際、配向分割ライン5に、ディスクリネーションと呼ばれる配向の不連続が発生する。この配向の不連続は、ラビング方向が異なる境界である配向分割ライン5において、図6(B)に示すように、画素電極4上の液晶分子19が異なった方向を向くために発生する。ノーマリホワイトモードの液晶表示装置であれば、この配向の不連続によって光の漏れが生じ、表示コントラストの低下がもたらされる。配向の不連続による表示コントラストの低下を防ぐために、特開平5-224210号公報には、図8(A),(B)に示すように、ラビング方向の異なる2つの領域の境界(配向分割ライン5)に整合して、対向電極側の透明な基板(カラーフィルタ基板)23か、画素基板4が設けられた透明な基板(TFT基板)22の少なくとも一方に遮光膜24を配置する構造が提案されている。なお、図8(A)に示す場合、基板22と画素電極4とは絶縁膜26によって絶縁されており、遮光膜24は絶縁膜26中に埋め込まれている。ところが、液晶層での配向の不連続領域は不安定であり、画素電極4での配向分割位置からずれることがあって、図8(A),(B)に示すように配向分割位置に整合して遮光膜を設けても、配向の不連続による光の漏れを完全に遮ることは難しい。配向の不連続による光の漏れを完全に遮ろうとすれば、液晶層での配向不連続領域のずれを考慮して遮光領域の面積を大きくする必要があり、開口率が低下するという問題を生じる。

【0012】そこで本件特許出願人は、先に、特願平7-49637号において、配向分割位置での画素電極の形状を変えることによって電界を発生させ、液晶層での配向の不連続領域を安定化させる方法を提案した。すなわち、図9あるいは図10に示すように、配向分割ライン5に沿って、画素電極4に対し、くさび状(図9)やコの字形(図10)などの形状の切れ込み部(図9)を設け、これによって電界を発生させて液晶層での配向の不連続領域が所定の範囲内に留まるようにしている。この場合、配向の不連続領域の位置を安定化するためにはある一定幅以上の切れ込み部を画素電極に設ける必要があり、コントラストを向上するためにはこの切れ込み部の領域は遮光しなければならないから、切れ込み部を遮光するための膜(遮光膜24)部分が大きくなりがちであって、開口率を向上するという観点からは必ずしも優れた方法であるとはいえない。

(4)

5

【0013】

【発明が解決しようとする課題】1画素の領域をそれぞれ配向分割することによって視野角を広げた液晶表示装置では、配向分割ラインに沿って液晶層で配向の不連続が発生し、この配向の不連続によって光漏れが生じる。光漏れを防ぐために遮光膜を設けることも行われるが、その場合には、液晶層での配向の不連続部分の位置の不安定さのために遮光領域の面積が大きくなって開口率が低下するという問題を生じている。

【0014】本発明の目的は、配向分割をした場合に生じる配向の不連続部分を安定化させ、遮光領域の面積を最小化できる液晶表示装置を提供することにある。

【0015】

【課題を解決するための手段】本発明の液晶表示装置は、透明基板と透明基板上に設けられ各画素にそれぞれ対応する複数の画素電極と画素電極ごとに設けられ対応する画素電極に接続した薄膜トランジスタとを有する第1の基板と、第1の基板に対向して配置され各画素に共通な対向電極を有する第2の基板と、第1の基板及び第2の基板の間に挟持された液晶層とを有し、各画素電極がそれぞれ配向方向が異なる2以上の領域に区分された液晶表示装置において、各画素電極ごとに設けられ領域間の境界に整合した切れ込み部と、境界に整合して設けられ導電性を有する遮光層とを有する。

【0016】本発明では、配向分割ラインに整合して画素電極に切れ込み部を設けるとともに、導電性を有する遮光層を配向分割ラインに整合して配置し、この遮光層に能動的に電圧を印加することによって電界を制御し、液晶層における配向の不連続領域の位置が切れ込み部で安定化するようにしている。遮光層は画素電極に対して透明基板側に配置されるのが一般的である。遮光層に対して能動的に電圧を印加できるので、配向の不連続領域の位置が従来のものに比べてより安定化し、このため、切れ込み部の幅を狭くできて遮光層の面積の小さくでき、開口率を向上させることができる。具体的には、遮光層をストレージ線とする構成としたり、画素電極ごとに独立して遮光層を設け、各遮光層をそれぞれ対応する薄膜トランジスタのゲート電極に電気的に接続する構成とすることができる。

【0017】

【発明の実施の形態】次に、本発明の実施の形態について、図面を参照して説明する。

【0018】《第1の実施の形態》図1は、本発明の第1の実施の形態の液晶表示装置を示す図であって、画素電極4が設けられる側の基板すなわちTFT基板を示す要部平面図であり、図2は図1のA-B線におけるこの液晶表示装置の要部断面図である。

【0019】透明なガラスからなる基板22上に絶縁膜26を介して各画素ごとに透明な画素電極4が形成されている。また、この基板22にはドレイン線2とゲート

6

線3が相互に直交するようにマトリクス状に設けられており、ドレイン線2とゲート線3との各格子点には、薄膜トランジスタ(TFT)1が設けられている。薄膜トランジスタ1のドレインはドレイン線2に、ゲートはゲート線3に接続し、また、ソースは対応する画素電極4に接続している。各画素電極4は、液晶分子19を含む液晶層を挟んで、透明なガラスからなる別の基板23上に設けられた透明な対向電極8に対向している。対向電極8は各画素電極4に共通のものである。各画素電極4の表面及び対向電極8には、液晶層に接するように配向膜17が設けられている。対向電極8側の配向膜は一方に様にラビングされている。一方、各画素電極4上の配向膜17は、配向分割ライン5を境界として2つの領域に分割され、領域ごとに相互に180°異なり、かつ、配向電極8側のラビング方向とは90°異なるように、ラビングされている。そして、配向分割ライン8に整合して画素電極4には幅が狭くかつゲート線3の延長方向に長い切れ込み部25が形成されており、この切れ込み部25の下側には絶縁膜26を介して、ゲート線に接続され導電性を有する細長い形状の遮光層21が配置している。遮光層21は、切れ込み部25すなわち配向分割ライン5に整合して配置していることになる。

【0020】この遮光層21は、配向分割ライン5に沿って発生する液晶層の配向の不連続による光漏れを遮光する役目を果たすとともに、薄膜トランジスタ1がオフとなっているときのゲート電圧(例えば-5V)と対向電極(例えば+5V)との間の電界を発生させる働きを有し、この電界のために切れ込み部25に沿った領域の液晶分子19は電界配向し、配向の不連続領域がこの電界配向によって安定化する。ノーマリホワイトの液晶表示装置の場合であれば、この電界配向した部分は黒表示となって、光漏れを起こさなくなる。また、遮光層21に能動的に電圧を印加するようにしているので切れ込み部25の幅を小さくすることが可能になる。このように構成することにより、液晶層での配向の不連続部分の遮光のために、従来は、配向分割ライン5の下に12μm幅の遮光膜を形成していたものが、本実施の形態によれば6μm幅の遮光膜で十分な遮光が可能になり、開口率が1.6%増加する。

【0021】《第2の実施の形態》図3は、本発明の第2の実施の形態を示す平面図である。第1の実施の形態と異なることは、画素電極4の切れ込み部25に整合してゲート線に接続した遮光層21を設ける代りに、遮光性を有するストレージ線20を切れ込み部25に整合して配置している点である。ストレージ線20は、画素電極4の下層側に絶縁膜26を介して配置されており、ストレージ線20-画素電極層4間の静電容量により画素電極4の電荷保持の役割を果たすものである。本実施の形態では、このストレージ線20(例えば-5V)と対向電極8(例えば+5V)との間に電界が発生するの

(5)

7

で、第1の実施の形態の場合と同様に液晶が電界配向し、液晶層での配向の不連続部分が安定化する。このように構成することにより、液晶層での配向の不連続部分の遮光のために、従来は、配向分割ライン5の下に12 $\mu$ m幅の遮光膜を形成していたものが、本実施の形態によれば6 $\mu$ m幅のストレージ線20で十分な遮光が可能になり、開口率が1.6%増加する。

【0022】

【発明の効果】以上説明したように本発明は、画素電極4の切れ込み部に整合して導電性を有する遮光層を設け、この遮光層にバイアス電圧が印加されるようにすることにより、視角特性が良好であって、なおかつ液晶配向の不連続に基づく光漏れのない高コントラストの液晶表示装置を得ることができるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の液晶表示装置を示す平面図である。

【図2】図1のA-B線での断面図である。

【図3】本発明の第2の実施の形態の液晶表示装置を示す平面図である。

【図4】(A)はアクティブマトリクス型液晶表示装置の等価回路図であり、(B)はアクティブマトリクス型液晶表示装置の駆動パルスを説明するタイミングチャートである。

【図5】従来のアクティブマトリクス型液晶表示装置でのラビング方向を説明する図である。

【図6】異なるラビング方向の2つの領域に配向領域分割を行った画素電極を有する液晶表示装置を説明する図であって、(A)は画素電極を有する基板の平面図、(B)は断面図である。

【図7】(A)~(F)は配向分割領域された画素電極の形成方法を示す断面図である。

【図8】(A)、(B)は、配向の異なる領域の境界に整合し

8

て遮光膜が設けられた液晶表示装置を示す断面図である。

【図9】画素電極に切れ込み部が設けられた従来の液晶表示装置を説明する図である。


【図10】画素電極に切れ込み部が設けられた従来の液晶表示装置を説明する図である。

【符号の説明】


- |              |                                       |
|--------------|---------------------------------------|
| 1            | 薄膜トランジスタ (TFT)                        |
| 1D           | ドレイン電極                                |
| 1G           | ゲート電極                                 |
| 1S           | ソース電極                                 |
| 2            | ドレイン線                                 |
| 3            | ゲート線                                  |
| 4            | 画素電極                                  |
| 5            | 配向分割ライン                               |
| 8            | 対向電極                                  |
| 9, 10, 14~16 | ラビング方向                                |
| 11           | ネマチック層の捻れ方向                           |
| 12           | ツイステッドネマチック層 (A領域)                    |
| 13           | ツイステッドネマチック層 (B領域)                    |
| 17           | 配向膜                                   |
| 18           | レジスト                                  |
| 19           | 液晶分子                                  |
| 20           | ストレージ線                                |
| 21           | 遮光層                                   |
| 22, 23       | 基板                                    |
| 24           | 遮光膜                                   |
| 25           | 切れ込み部                                 |
| 26           | 絶縁膜                                   |
| 30           | X <sub>1</sub> ~X <sub>n</sub> ドレイン配線 |
|              | Y <sub>1</sub> ~Y <sub>n</sub> ゲート配線  |
|              | Z <sub>1</sub> ~Z <sub>n</sub> 駆動パルス  |

(6)

【図1】





【図2】




【図4】

【図3】




(A)

対向電極 8




(7)


【図5】




【図6】



【図7】




【図9】






(8)

【図8】



【図10】



BEST AVAILABLE COPY

**THIS PAGE BLANK (USPTO)**